ENGINYER/A EN ELECTRÒNICA (T20)

1 Inscrits

Oferta persones amb discapacitat

Referència oferta:

09202628218

Data publicació:

25/09/2026

Llocs de treball:

1

OFICINA DE TREBALL DEL SOC

Veure totes les seves ofertes

Descripció de l'oferta

Enginyer/a electrònic/a (amb grau o màster de telecomunicacions o electrònica) amb certificat de discapacitat (= o > del 33%), per treballar realitzant el disseny, la implementació i la verificació de lògica digital FPGA pel processament de satèl·lits. Experiència mínima en l’ocupació: 24 mesos Experiència demostrable en VHDL/Verilog i eines de síntesi (AMD/Xilinx Vivat o equivalents). Nivell d'anglès tècnic alt (mínim B2). No es requereix experiència prèvia al sector espacial. Coneixements d’informàtica:Coneixements de microprogramari embegut (C/C++), protocols de comunicació digital i depuració amb instrumentació de laboratori. Idiomes: CATALÀ;ESPANYOL;ANGLÈS Horari: FLEXIBLE, DE 9 A 18H AMB 2 DIES DE TELETREBALL El lloc és adaptable a persones amb discapacitat: es valoraran els ajustaments raonables necessaris a l'entorn ia l'organització del treball. Centre de treball accessible a Barcelona.

BARCELONA - BARCELONÈS - 08040 BARCELONA

Detall de les funcions del lloc de feina

- Disseny, implementació i verificació de lògica digital a FPGA (VHDL/Verilog) per als subsistemes de processament de senyal i payload de la constel·lació de satèl·lits. - Desenvolupament de microprogramari embegut per a plataformes de processament a bord. - Integració hardware-software, simulació, tancament de temporització (timing closure) i validació al laboratori amb instrumentació electrònica. - Elaboració de documentació tècnica i suport a la integració de sistema.

Requisits

  • Experiència 24 mesos. ENGINYERS EN ELECTRÒNICA, EN GENERAL
  • Grau o Màster en Enginyeria de Telecomunicacions, electrònica o similar.
  • espanyol (parlat Superior, escrit Superior)
  • anglès (parlat Mitjà, escrit Mitjà)
  • català (parlat Baix, escrit Baix)
  • Competències / coneixements: Experiència demostrable en VHDL/Verilog i eines de síntesi (AMD/Xilinx Vivat o equivalents). Coneixements de microprogramari embegut (C/C++), protocols de comunicació digital i depuració amb instrumentació de laboratori.

Condicions del lloc de treball

  • Contracte laboral indefinit
  • Jornada completa
  • Salari mensual brut 4000
  • Altres dades d'interès: Horari: Flexible, de 9:00 a 18:00 h amb 2 dies de teletreball.